Схема и принцип работы спутникового ресивера drs 5001

Схемы на, они практически ничем не отличаются не найдете. Еxpert, всё путем, просто у моего ресивера накрылся блок питания. На выходе компенсатора установлен детектор первой петли АРУ, управляющей регулируемым входным усилителем РЧ-преобразователя D1. У меня ресивер DRS с комплектом Триколор.

Секреты ремонта ресиверов DRS / GS / DRE / DRE своими руками

Поэтому здесь изображена только наиболее отличающаяся первая часть — рис. Различия остальных частей схем перечислены в табл. В ресивере DRE использован NIM-модуль BS2F7VZA, выпускавшийся фирмой Sharp. Внешний вид модуля показан на рис. Установка в нём широко распространённых микросхем позволила создать высококачественное устройство, применявшееся в огромном числе цифровых ресиверов различных мировых производителей. В настоящее время модуль снят с производства.

Структурная схема модуля дана на рис. Сигнал с внешнего понижающего частоту конвертера поступает через входной F-разъём на компенсирующий усилитель, собранный на СВЧ-транзис-торе 2SC фирмы California Eastern Laboratories.

Усиленный сигнал ответвляется на выходной разъём LOOP модуля для подключения дополнительного ресивера. Одновременно он приходит на РЧ-преобразователь с "нулевой" ПЧ, выполненный на микросхеме IXVA маркировка производителя на корпусе — В В её состав входят система АРУ, смесители I и Q с программно регулируемыми фильтрами НЧ, гетеродин с петлёй ФАПЧ. Микросхема работает с входными цифровыми сигналами стандарта DVB-S в интервале частот На входе микросхемы включён регулируемый усилитель, обеспечивающий широкий диапазон регулировки для работы с входными сигналами различных уровней.

Монолитный гетеродин имеет малые уровни побочных излучений, а его частота стабилизирована кварцевым генератором и петлёй ФАПЧ.

Колебания образцовой частоты через буферизированный выход синхронизируют QPSK-демодулятор. Управление устройствами РЧ-преобра-зователя происходит по интерфейсу 12С фирмы Philips NXP от управляющего процессора ресивера через 12С-ре-питер ретрансляторвходящий в состав QPSK-демодулятора. Микросхему IXVA выпускают в вывод-ном корпусе TQFP.

Сигналы составляющих I и Q с выхода микросхемы IXVA поступают на АЦП в QPSK-демодуляторе STVB. Сдвоенный АЦП преобразует их в шестиразрядную цифровую форму с частотой дискретизации до 90 МГц. Поэтому оцифрованные сигналы после интерполятора проходят цифровой косинусквадратич-ный фильтр Найквиста с коэффициентами скругления 0,35 и 0,2.

В демодуляторе Схема и принцип работы спутникового ресивера drs 5001 две петли цифровой АРУ. Первая из них Схема и принцип работы спутникового ресивера drs 5001 коэффициентом усиления входного РЧ-преобразователя, а вторая воздействует на внутренние исполнительные цепи. Из полученного сигнала восстанавливаются тактовые импульсы, которые синхронизируют работу узлов преобразования QPSK-сигналов в транспортный поток TS. Микросхема, используя находящийся в её составе порт ввода и вывода, может обеспечивать переключение питания конвертера и диапазонов приёма, а также инжектировать в кабель снижения сигналы системы DiSEqC.

Однако в этом NIM-модуле такая функция не использована. Источник питания конвертера на рисунке показан условно и не входит в состав модулей. Он собран на отдельной специализированной микросхеме в ресивере DRE и на дискретных элементах в DRS Параметры приёма QPSK-сигналов устанавливаются по шине 12С, обслуживаемой процессором ресивера и работающей на частотах до 4 МГц.

Микросхема имеет режим репитера, при котором сигналы шины 12С от центрального процессора пересылаются на дополнительную шину, работающую на частотах до кГц. По дополнительной шине возможно управление другой микросхемой в ведомом режиме. В нашем модуле это РЧ-преобразователь. Микросхема STVB была спроектирована в г. Её выпускали в вы-водном корпусе TQFP. Для её питания используются два напряжения: Модуль BS2F7VZА обеспечивает приём сигналов системы DVB-S с входным уровнем в интервале Контроль пакетных ошибок их исправление происходят в декодере внешнего кода Рида-Соломона.

Функционирование модуля возможно при температуре Обозначение выводов модуля их функциональное назначение указаны в табл. Схема и принцип работы спутникового ресивера drs 5001 модуля — 35 г. Потребляемый от источников ток не превышает и мА соответственно.

Для устойчивости входных Схема и принцип работы спутникового ресивера drs 5001 линия 3,3 В подключена через помехоподавляющий фильтр к отдельному стабилизатору напряжения. Принципиальная схема NIM-модуля BS2F7VZA преобразователя РЧ и QPSK-демодулятора показана на рис. Входной сигнал ПЧ с внешнего конвертера проходит через разъём на усилитель, компенсирующий затухание сигнала в соединительном кабеле снижения.

Он собран на СВЧ-транзисторе VT1. Усиленный сигнал с выхода усилителя поступает через симметричный делитель-трансформатор на элементах L8, L9, R8 на выходной разъём петля обхода для подключения второго ресивера и на РЧ-преобразователь D1.

ФНЧ на элементах L1 L4, С4С6, С8 С13 препятствует проникновению СВЧ-колеба-ний в цепи питания модуля. Сигнал гетеродина необходимой частоты формируется в микросхеме D1 с использованием петли ФАПЧ. Она определяет частоту принимаемого канала, а её установка обеспечивается по шине 12С. Первая петля АРУ состоит из детектора и усилителя-формирователя в QPSK-демодуляторе D2, а также исполнительного усилителя, управляемого напряжением, в микросхеме D1.

Система АРУ поддерживает размах сигналов I и Q на выходе преобразователя РЧ на постоянном уровне при изменении входного сигнала в широком диапазоне. Микросхема D1 управляется по шине 12С через репитер, находящийся в демодуляторе D2.

Работа узлов микросхемы D1 синхронизирована образцовым генератором, стабилизированным кварцевым резонатором BQ1. Эти же колебания синхронизируют и GPSK-демоду-лятор в D2. Сигналы I и Q с выхода РЧ-преобра-зователя D1 поступают на микросхему D2, преобразующую их в транспортный сигнал TS. Входной сигнал Схема и принцип работы спутникового ресивера drs 5001 внутренним сдвоенным АЦП, восстанавливаются несущая и тактирующие импульсы.

Делитель R24—R26 задаёт интервал напряжений, в котором происходит преобразование входных сигналов. После АЦП цифровой сигнал проходит цепи компенсации смещения постоянной составляющей, вносимой во входные сигналы РЧ-преобразователем.

На выходе компенсатора установлен детектор первой петли АРУ, управляющей регулируемым входным усилителем РЧ-преобразователя D1. Оцифрованные сигналы последовательно проходят фильтр Найквиста, интерполятор, вторую внутреннюю петлю цифровой АРУ, а также декодер Виттерби, цепи депере-межения по Форни и декодер Рида-Соломона. После корректирования ошибок сигнал обрабатывается в компенсаторе энергетической дисперсии и в синхроинверторе.

Полученный транспортный сигнал TS с выхода микросхемы поступает на выход NIM-модуля. Соответствующие узлы микросхемы D2 оценивают качество принимаемого канала, которое записывается в её регистрах.

Управление её узлами происходит по шине гС. Использование репитера шины в микросхеме D2 уменьшает число управляющих линий для контроля над микросхемами D1 и D2 с четырёх до двух. Выключение питающих напряжений должно быть в обратной последовательности. Управление микросхемой IXVA D1 обеспечивается стандартным управляющим интерфейсом 12С.

Он функционирует на рабочих частотах до кГц в режиме fast mode. У микросхемы имеются четыре управляющих адреса. Их выбирают аппаратно, подавая необходимое постоянное напряжение на вывод ADR ADRess select согласно табл.

Такая функция предназначена для управления несколькими модулями в мультипрограммных применениях. В описываемом модуле адрес микросхемы для записи равен COh, для чтения — C1h. Частота гетеродина, параметры петли ФАПЧ и другие настройки микросхемы обеспечиваются при пересылке по шине 12С пяти байт данных в соответствии с табл. При чтении микросхемы на неё отправляют адреса с флагом Схема и принцип работы спутникового ресивера drs 5001.

В ответ микросхема выдаёт Схема и принцип работы спутникового ресивера drs 5001 шину 12С байт, содержащий значения регистра состояния. Он предназначен только для чтения. Управляющие регистры доступны как для записи, так и для чтения.

Необходимая частота гетеродина, представляющего собой генератор, управляемый напряжением ГУНи охваченного петлёй ФАПЧ, обеспечивается. Колебания гетеродина делятся СВЧ-преска-лером с коэффициентом деления Р 16 или Частота полученного сигнала сравнивается с частотой колебаний образцового генератора Fosc, делённой на коэффициент R. Напряжение ошибки воздействует на управляющий вход ГУН, стабилизируя его частоту. Коэффициент деления Р прескалера переключают битом PSC.

При значении 0 бита коэффициент равен 32, при установке бита в 1 — Коэффициенты деления поглощающего счётчика N и А устанавливают битами N8—N1 и А5—А1 соответственно. Значения N меньше пяти запрещены. Коэффициент деления R частоты образцового генератора переключают битом REF. В случае значе- ния 0 бита коэффициент равен 4, значение 1 бита соответствует коэффициенту 8. При частоте генерации кварцевого резонатора 4 МГц частота сравнения будет равна соответственно 1 МГц и кГц.

Биты DIV, ВА2, ВА1, В АО служат калибровочными для ГУН устанавливают интервал частот генерации выходного сигнала: При значении 00 или 01 коэффициент Схема и принцип работы спутникового ресивера drs 5001 0 дБ, при 10 2 дБ, при 11 4 дБ. Биты PD5, PD4, PD3, PD2 определяют полосу пропускания выходных ФНЧ составляющих 6 и I выходного сигнала QPSK. Полоса пропускания ФНЧ по уровню -3 дБ принимает значения от 10 до 30 МГцс шагом 2 МГц при изменении значений битов от до При установке бита RTS в 0 микросхема функционирует в обычном режиме, а при значении 1 переходит в тестовый.

Контрольные биты регистра состояния предназначены для чтения. Бит POR в значении 0 свидетельствует о том, что на микросхему подано нормальное напряжение питания более 2,2 Ва все регистры установлены по умолчанию. Значение 1 этого бита сигнализирует о том, что напряжение питания ниже нормы, а микросхема не функционирует. Бит FL контрольного регистра определяет захват требуемой частоты петлёй ФАПЧ. Если он имеет уровень 0, петля ФАПЧ находится в состоянии захвата.

При значении 1 этого бита система находится в режиме ошибки. Микросхема STVB имеет управляющий адрес для записи D0h, а для чтения — D1h.

Видео Схема и принцип работы спутникового ресивера drs 5001

Подключение DRE-5000

2 комментариев